(11) Publication number.

09130250 A

Generated Document.

#### PATENT ABSTRACTS OF JAPAN

(21) Application number:

07281655

(51) Intl.

(71)

H03M 1/66 H01L 27/04 H01L 21/822

CI.:

H03M 1/38

(22) Application date: 30.10.95

(30) Priority:

(43) Date of application

16.05.97

**CANON INC** Applicant:

publication:

(72) Inventor: KOUCHI TETSUNOBU

(84) Designated contracting states:


Representative:

# (54) SEMICONDUCTOR DEVICE. SEMICONDUCTOR CIRCUIT USING THE SAME, CORRELATION ARITHMETIC UNIT AND SIGNAL PROCESSING SYSTEM

(57) Abstract:

PROBLEM TO BE SOLVED: To execute required arithmetic without uselessly providing any large capacitance by forming any of capacitor means more than one corresponding to multiple input terminals by parallelly connecting plural capacitor means having a minimum capacitance value.

SOLUTION: When the capacitance of a capacitor 2 to be connected to the other input terminal is defined as A, A pieces of capacitors having an A-fold capacitance value are parallelly connected so that a capacitor 12 can be formed. When signals are respectively inputted to N+1 pieces of inputs, the sum adding N+1 pieces of capacitance dividing outputs is inputted to the input terminal of an inverter 6. Based on the amplitude of a signal to be inputted and the size of capacitors 2 and 12 to input the signal, desired weighting is performed to each signal according to desired processing to be performed, and these signals are simultaneously and parallelly operated by a sense amplifier 5. Since a relative value is made more important than the absolute value of each capacitance and the A-folded capacitance is formed by parallelly connecting plural



minimum capacitances, the deviation of ratio between capacitances is suppressed to a minimum.

COPYRIGHT: (C)1997,JPO

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平9-130250

(43)公開日 平成9年(1997)5月16日


(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	FΙ			技術表示箇所
H03M 1/66				1/66	E	
H01L 27/04				1/38		
21/82			H01L 2	7/04	E	
H 0 3 M 1/38						
	,		審査請求	未請求	請求項の数8 (	DL (全 13 頁)
(21)出願番号	特願平7-281655		(71)出顧人	00000100	07	
				キヤノン株式会社		
(22)出願日	平成7年(1995)10	平成7年(1995)10月30日			田区下丸子3丁目	30番2号
			(72)発明者	光地 哲	伸	
				東京都大	田区下丸子3丁目	30番2号 キヤ
				ノン株式	会社内	
			(74)代理人	弁理士	山下 穣平	

# (54) 【発明の名称】 半導体装置、及びそれを用いた半導体回路、相関演算装置、信号処理システム

### (57) 【要約】

【課題】 少なくとも半導体装置において、演算精度を向上し、且つ回路規模の縮小、演算速度の向上及び消費電力の低減を図ることを課題とする。

【解決手段】 多入力端子にスイッチ手段を介して容量手段が接続され、該各容量手段の一方の端子が共通接続されセンスアンプに入力される半導体装置において、前記多入力端子に対応した容量手段のうち、最小の容量をCとしたとき、前記各入力端子に接続される前記容量手段のうち少なくとも一つ以上が、容量値Cである容量手段を複数個並列接続して形成されることを特徴とする。また、入力信号の少なくとも一つはM進数で表現された多ビット長のデータであり、該入力信号の1ビット目の信号が入力される前記入力端子に接続された前記容量手段の容量値をCとした時、Nビット目の信号が入力される前記入力端子に接続された前記容量手段の容量値がほぼ、M<sup>N-1</sup>・Cであることを特徴とする。



#### 【特許請求の範囲】

【請求項1】 多入力端子にスイッチ手段を介して容量手段が接続され、該各容量手段の一方の端子が共通接続されセンスアンプに入力される半導体装置において、前記多入力端子に対応した容量手段のうち、最小の容量を容量値Cとしたとき、前記各入力端子に接続される前記容量手段のうち少なくとも一つ以上が、前記容量値Cである前記容量手段を複数個並列接続して形成されることを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置において、入力信号の少なくとも一つはM進数で表現された多ビット長のデータであり、該入力信号の1ビット目の信号が入力される前記入力端子に接続された前記容量手段の容量値をCとした時、Nビット目の信号が入力される前記入力端子に接続された前記容量手段の容量値がほぼMN-1・Cであることを特徴とする半導体装置。

【請求項3】 請求項1に記載の半導体装置を複数個有し、該複数個のうち第一の前記半導体装置の出力及び/ 又は該半導体装置出力の反転出力を第二の前記半導体装置に入力することを特徴とする半導体回路。

【請求項4】 請求項1に記載の半導体装置において、前記多入力端子に対応した容量手段のうち、最小の容量を容量値Cとしたとき、共通接続される容量手段の容量の合計の容量値が前記容量値Cのほぼ奇数倍となっていることを特徴とする半導体装置。

【請求項5】 請求項3記載の半導体回路を使用して相 関演算することを特徴とする相関演算装置。

【請求項6】 請求項5に記載の相関演算装置を含むことを特徴とする信号処理システム。

【請求項7】 請求項6に記載の信号処理システムにおいて、画像信号を入力する画像信号入力装置を含むことを特徴とする信号処理システム。

【請求項8】 請求項5に記載の信号処理システムにおいて、情報を記憶する記憶装置を含むことを特徴とする信号処理システム。

#### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は並列信号処理を行う 半導体装置に関し、特に並列入力端子に接続される容量 の所定容量値による重み付けを正確に行うことのできる 半導体装置、及びそれを用いた半導体回路、相関演算装 置、信号処理システムに関するものである。

### [0002]

【従来の技術】従来、並列演算処理を行う半導体装置においては、並列演算する信号数が増大するにつれて、回路規模が級数的に増大し、製造コストが増加し、歩留まりが低下する。この回路規模の増大に伴って、配線等の遅延増大や、回路内の演算数の増加により、演算速度が低下する。さらに、消費電力が著しく増加するといった問題点があった。

【0003】例えば、図15に示す固体撮像装置の場合、縦横軸に沿って撮像素子41を配置してエリアセンサとしてのセンシング部60から、走査回路を通して画像信号の時系列アナログ信号を読取り、A/D変換器40でデジタル信号に変換し一旦フレームメモリ39に格納する。これらの信号を演算回路38により処理し、演算出力回路50から出力する。具体的には異なる時刻の

データ間の相関演算により物体の動き量  $(\Delta X, \Delta Y)$ 

2

## 0 [0004]

などを出力することができる。

【発明が解決しようとする課題】しかしながら、動画像のリアルタイム処理を行おうとする場合は、上記演算処理の処理数が極めて多く、よりリアルな画像を得るためには回路規模が級数的に増大し、そのため処理スピードが遅くなってしまうという問題点があった。例えば、動画像の圧縮・伸長の方式として提案されているMPEG2方式を現実に処理できる装置は未だ開発中である。したがって、上述した並列演算処理の問題として、回路規模の増大にともなう演算速度の低下、消費電力の増加と20いう問題点があった。また、そのために製造コストの増加や製造歩留まりの低下という問題点もあった。

【0005】さらに、上記演算処理回路に有用な多数決演算回路について、日経エレクトロニクス「経済的な多数決論理ICがCMOSで実現した」1973.11.5.132P~144Pに記載されている。しかし、これはデジタル信号処理の一つとして多数決論理回路が開示され、しかもCMOSによって形成されたものでこの場合もCMOSによる素子数が増大し、また演算処理の段数が増加するのでやはり回路規模の増大と消費電力の増加に加え、演算速度の低下という同様な問題点を有していた。

【0006】係る問題点を解決すべく、本発明者等は例えば特願平7-14094号や特願平7-14098号等において、多入力端子にスイッチ手段を介して容量手段が接続され、該各容量手段の一方の端子が共通接続されセンスアンプに入力される半導体装置を提案している。この提案で、回路規模の縮小、演算速度の向上及び消費電力の低減を図ることができる半導体装置、及びそれを用いた半導体回路、相関演算装置、信号処理システ40 ムを達成し得るものである。

【0007】本発明は、更にこれら半導体装置に改良を加えたもので、特に並列入力端子に接続される容量の所定容量値による重み付けを正確に行うことを課題とし、多数決回路や相関演算回路等の機能を確実に達成できることを課題とする。

#### [0008]

【課題を解決するための手段】上記問題点を解決するために、本発明は多入力端子にスイッチ手段を介して容量 手段が接続され、該各容量手段の一方の端子が共通接続 50 されセンスアンプに入力される半導体装置において、多

入力端子に対応した容量手段のうち最小の容量をCとし たとき、上記各入力端子に接続される容量手段のうち少 なくとも一つ以上を、容量値Cである容量手段を複数個 並列接続して形成したことを特徴とする。

【0009】上記構成により、入力段にスイッチ手段と 容量手段とを複数備え、その出力を共通接続としてセン スアンプに入力したことにより、多数決回路や比較回路 等の従来複雑であった演算回路を簡易に構成できるの で、回路規模の縮小、演算速度の向上、演算精度の向 上、消費電力の低減といった効果が得られるものであ り、さらに、容量手段に最小の容量の容量値Cに対して 重み付けを要求される入力端子に接続される容量手段 に、容量値Cの容量手段を複数並列接続とすることによ り、フリンジ容量等の影響のない正確な重み付けや高度 の演算精度を得るものである。

#### [0010]

【発明の実施の形態】以下、本発明の実施の形態につい て、各実施例と共に図面を参照しつつ詳細に説明する。 【0011】 [第1の実施例] 図1は本発明による第1 の実施例を表す模式説明図である。同図において、1は 20 リセットスイッチ、2はキャパシタ、3は信号転送スイ ッチ、5はセンスアンプ、6はセンスアンプ内のインバ ータ、4はセンスアンプ内の第二のインバータ、7はイ ンバータ 6の入力端をリセットするための第二のリセ ットスイッチ、8はリセット電源、10は第二のリセッ ト電源、11は出力端子、9はキャパシタ2の共通接続 された一端につく寄生容量Coを模式的に表わしたもの

> $|C \times (2.5 - VX) / (A \cdot C + N \cdot C + C_0)|$ ... (1)

> > は、

だけ変化する。

【0013】また、キャパシタ12への入力に対して

 $|A \cdot C \times (2.5 - VX) / (A \cdot C + N \cdot C + C_0)| \cdots (2)$ 

だけ変化する。

【0014】インバータ6の入力端電圧が論理反転電圧 近傍から変化するとインバータ6の出力端電圧はそれに 応じて反転する。N+1個の入力にそれぞれ信号が入力 されるとインバータ6の入力端には容量分割出力のN+ 1個の和が入力される。結局、このN+1個の入力の和 が正であれば、インバータ6の入力端は論理反転電圧よ り高電位にシフトしてセンスアンプ5の出力端11には HIGH LEVELが、負であれば低電位にシフトしてLOW LEVE Lが出力される。本実施例の回路は入力される信号の振 幅及び信号が入力されるキャパシタ2、および12の大 きさにより個々の信号に、行いたい処理に応じて所望の 重み付け (例えば、容量12によりAの重み付け) がな され、それらが一括でセンスアンプ5で並列演算される ものである。

【0015】一般に、半導体装置で容量素子を構成する とき、例えばシリコン基板上に絶縁膜を介して多結晶シ リコン膜を形成するなど、二つの導電性膜の平行平板容 量ををもちいる。本構成においても、理想的には重み付 50 であるがこれに限るものではない。 12は他の入力端子 に接続するキャパシタ2の容量値を仮にCとした時、そ のA倍(Aは正の整数)の容量値をもったキャパシタで あり、Cの容量値のキャパシタをA個並列接続して形成 されている。

【0012】図2は本実施例の回路の動作タイミング説 明図である。同図を用いて本実施例の動作を説明する 及び12の入力側の一端をリセットする。リセット雷圧 10 は例えば電源電圧が5V系であった場合その半分のほぼ 2.5 Vを用いる。リセット電圧はこれに限るものでは なく他の電圧でも良い。また複数の電圧を使用してもよ い。この時ほぼ同時にセンスアンプ5内のインバータ6 の入力端をリセットスイッチ7を導通させることにより リセットする。この時リセット電圧はインバータ5の出 力が反転する論理反転電圧近傍の値が選ばれる。リセッ トパルスøRESをOFFするとキャパシタ2、および 12の両端はそれぞれのリセット電位に保持される。次 に転送パルス ø Tにより転送スイッチ3が導通すると信 号がキャパシタ 2、および12の一端に各入力信号が 転送される。たとえばキャパシタの一端の電位が例えば 2.5 Vのリセット電圧から VXに変化する。 ここで一例 として、寄生容量の容量値をCoとし、キャパシタ2が N個、キャパシタ12が一個並列に接続されている場 合、キャパシタ2の共通接続された一端は一個のキャパ シタ2への入力に対して容量分割によりインバータ6の リセット電位から、

け端子にCのA倍の面積の平行平板容量を用いればよい が、実際には電極は有限の厚みをもっていることから平 行平板容量に加えてフリンジ容量が重畳してしまう。ま た、半導体装置の製造工程において、容量素子の面積は 前記導電性膜をエッチングした形状により決まるもので ある。製造工程の条件変動があるため、正確にA倍の面 積を形成することは困難であった。

【0016】以上の理由により、従来は正確にA倍の容 量を形成することは困難であり、正確な重み付けを設定 することができずに演算精度が低下するという問題点が あった。また、上記のフリンジ容量や製造工程の条件変 動の影響を少なくするため各容量素子の容量値を大きく すると、電荷の充放電に時間がかかり、演算速度が著し く低下するという問題点があった。

【0017】本回路は、(1)式で示したように各容量 の絶対値より相対比が重要であるので、本発明のごと く、A倍の容量を最小の容量Cを複数個(A個)並列接 続して形成することで、小さな面積の容量で構成しても 個々の容量のフリンジ容量や製造工程の条件変動によ

り、容量間の比のずれが最小限に抑えられる。この並列 接続について、より具体的には、最小の容量Cを複数個 並べてコンタクトホールを介してAI配線するとか、当 該複数個をWSi膜、TiSi膜等で導通する手段等が 採用される。

【0018】結果として高速、高精度な並列演算を低消費電力で行えるものである。また入力数の増大に対して、回路規模は高々それに比例して増加する程度であり、従来の並列演算回路に対し大幅な回路規模の縮小と、併せて製造歩留まりの向上がはかれるものである。加えて回路規模の縮小、演算速度の向上に伴いさらに消費電力を低減することは言うまでもない。

【0019】 [第2の実施例] 図3に、本発明を多階調の複数データの大きさを判定する回路に応用した実施例の模式説明図を示す。一例として二階調の二つの2進数データの和が、和の最大値の二分の一以上を占めたときに、HIGH LEVELを出力する多数決演算回路について示す。なお、図1と同一符号のものは同様な動作・機能を有するものとする。本回路において、二階調の二つの入力は、それぞれ上位ビット(MSB)は2Cの重み付けをした入力端子201Aに、下位ビット(LSB)は1Cの重み付けの入力端子201Bに入力される。加えて共通接続されているもう一つの1Cの重み付けの入力端子201CにはLOW LEVELの信号が常時印加されている。入力端子201Cを追加したのは、容量Cの奇数倍として多数決を判断するためである。

【0020】本回路構成は結局7Cの容量が共通接続された構成になっているので、そのうちの4C以上の容量にHIGH LEVELが印加されたときインバータ6の入力端は論理反転電圧より高電位にシフトしてセンスアンプ5の出力端11にはHIGH LEVELが出力される。

【0021】本実施例による演算結果である多数決判定結果を図4に示す。同図からわかるように、二階調の二つのデータの和が、和の最大値の二分の一以上を占めたときにHIGH LEVELを出力される。本実施例により、図4のような複雑な演算を非常に簡単な回路構成で行うことができるものであり、回路規模が小さいことから低コスト、低消費電力、入力信号を一括並列演算することから演算速度の向上といった効果が得られるものである。

【0022】また、本実施例では二階調、二入力の例について説明したが、勿論これに限るものではなく、さらに多階調、多入力の信号処理に応用できることはいうまでもない。例えば、3階調、2入力の2進数データの場合には、2つの入力端子に4Cの重み付けを、2つの入力端子に2Cの重み付けを、2つの入力端子にCの重み付けを、というように、2<sup>N-1</sup>・C(N=1, 2, 3, …)の重み付けを設けた回路構成で、多数決判定の演算処理を行うことができる。

【0023】また、本実施例では二階調の二つのデータの和が、和の最大値の二分の一以上を占めたときに、HI 50

GH LEVELを出力するよう構成したが、これに限るものではなく、任意の論理を実現できることはいうまでもない。そのときに任意の論理を実現する方法として、キャパシタ2の容量値を変えてもよいし、入力する信号の極性を変えてもよいし、入力する信号の振幅を多値レベルで変えてもよい。またそれらを併用することでより複雑な論理を簡単に実現することができる。

6

【0024】 [第3の実施例] 第3の実施例について、図5に示す模式図を参照しつつ説明する。第1、第2の実施例で説明した並列演算回路を複数接続することにより、より高度な並列演算を実現したものである。

【0025】同図において、501A~Cは図1に一例を示したように、それぞれ多入力端子を有し、転送スイッチ3、キャパシタ2、12、センスアンプ5等から構成された並列演算ブロックである。502は入力端子、503はセンスアンプ5からの出力端子であり、図1の出力端子11に相当する。並列演算回路ブロック501A、501Cの出力端子503は並列演算回路ブロック501Bに接続しており、出力端子503から出力された出力信号は、並列演算回路ブロック501Bのそれぞれ一つの入力信号となり、他の入力端子にも同様な並列演算回路ブロックの出力が接続されている。このように、本発明によりなる並列演算回路ブロックを複数個直列にもしくは並列に、もしくは両方組み合わせて接続することにより高度な並列演算処理を実現することができる。

【0026】本実施例では三つの並列演算回路ブロックの接続を例にとって説明したが、もちろんこれに限るものではなく、所望の演算処理を実現するために自由に組み合わせられるものである。また、本発明よりなる並列演算回路ブロックと従来の半導体論理回路ブロックを組み合わせてもよいことはいうまでもない。

【0027】また、本実施例では信号を順次伝搬していく場合の接続を例にとって説明したが、もちろんこれに限るものではなく、後段の出力を前段の入力信号としてもよい。

【0028】[第4の実施例]図6に第1、第2の実施例によって説明した半導体装置を相関演算回路に応用した実施例の模式説明図を示す。本回路は複数のデータと 基準データとを各々比較し、各々の相関度の和を相関スコアとして二進数で出力するものである。

【0029】一例として二階調データの5入力の相関演算回路を示している。図6において、601A~601 Dは、図1に一例を示したように、各々多入力端子を有しリセットスイッチ1、キャパシタ2、信号転送スイッチ3、センスアンプ5等から構成された半導体装置よりなる多数決演算回路ブロックである。602は比較器、603はインバータである。図7が多数決演算回路ブロック601Aに、図8が多数決演算回路ブロック601 Bに、図9が多数決演算回路ブロック601Cに、図1

Oが多数決演算回路ブロック601Dに各々対応する。 【0030】同図において、各入力信号はそれぞれまず 比較器602に入力され、他方の入力の相関係数と比較 される。比較器602はそれぞれの入力信号と相関係数 との相関度を二進数で出力する。比較器602のそれぞ れの出力は多数決演算回路ブロック601Aに入力され る。たとえば二階調データの5入力の多数決演算回路ブ ロック601Aに比較器602の出力が入力されると、 本回路構成は結局15Cの容量が共通接続された構成に なっているので、そのうちの8C以上の容量にHIGH LEV ELが印加されたときインバータ 6の入力端は論理反転 電圧より高電位にシフトしてセンスアンプ の出力端1 1にはHIGH LEVELが出力される。多数決演算回路ブロッ ク601Aの出力値を入力のHIGH LEVELの数ごとに示す と、図11のS4に示す値となる。但し、「1」はHIGH LEVELを、「O」はLOW LEVELを示す。

【0031】次に図6に示すように、多数決演算回路ブロック601Aの出力をインバータ603で極性反転して、多数決演算回路ブロック601Bの重みづけ入力端子に印加する。図8において、801はほかの入力端子経路に接続するキャパシタ2の最小値をCとすると、そのおよそ8倍の容量値を持ったキャパシタであり、キャパシタ2を8個並列接続する。同回路はセンスアンプ5の入力に23Cの容量が共通接続され、そのうち8Cに重み付けされた入力端子からの信号が印加され、他の15Cには多数決演算回路ブロック601Aに入力されたものと同じ信号が印加される構成の多数決演算回路である。したがって、全容量のうち12C以上にHIGH LEVELが印加された場合、トータルとして多数決演算回路601Bは過半数であるとの判定を下し、HIGH LEVELを出力する。

【0032】例えば前段の多数決演算回路ブロック601Aの出力がHIGH LEVELであった場合(8 C以上にHIGH LEVELが印加)、先に述べたように重み付け入力端子にはLOW LEVELが印加される。さらに重み付け入力端子以外の入力端子に加えられる信号のうち12 C以上の容量にHIGH LEVELが印加された場合、トータルとして多数決演算回路601Bは過半数であるとの判定を下し、HIGH LEVELを出力する。8 C以上11 C以下の場合は過半数に至らずLOW LEVELを出力する。

【0033】一方、前段の多数決演算回路ブロック60 1Aの出力がLOW LEVELであった場合には、重み付け入 力端子にはHIGH LEVELが印加される。入力により4C以 上7C以下がHIGH LEVELであった場合は、8C+4C(8 Cは重み付け分)~8C+7C(8Cは重み付け分)は1 2C以上で、過半数と判定され、HIGH LEVELが出力され る。また、3C以下がHIGH LEVELであった場合、8C+ 0または8C+Cは12C以下でLOW LEVELが出力され る。多数決演算回路ブロック601Bの出力値を入力の HIGH LEVELの数ごとに示すと図11のS3のようにな る。

【0034】また、多数決演算回路ブロック601Cについても、図9に示すように8倍の容量値901、4倍の容量値902を有する二つの重み付け端子を備えている。そうして図9に示すように8Cの重み付け端子の入力には多数決演算回路ブロック601Aの、4Cの重み付け端子の入力には多数決演算回路ブロック601Bの出力の反転信号を印加して、他の入力端子には601Aに入力されたものと同じ信号が印加される。こうして、計27C(=15C+4C+8C)のキャパシタを共通接続した多数決演算回路ブロックとして動作させることにより図11のS2に示したような出力が得られる。

8

【0035】同様に、多数決演算回路ブロック601Dについても、図10に示したように、計29C(=15C+2C+4C+8C)のキャパシタを共通接続した多数決演算回路ブロックとして動作させることにより図11のS1に示したような出力が得られるものである。

【0036】本回路構成により、図11に示したように 二階調の相関度の五入力の和を相関スコアとして4桁の 2進数に変換して出力することができる。

【0037】より一般化すれば、入力信号の少なくとも一つがM進数で表現された多ビット長のデータであり、入力信号の1ビット目の信号が入力される入力端子に接続された容量手段の容量値をCとした時、Nビット目の信号が入力される入力端子に接続された容量手段の容量値は、ほぼM<sup>N-1</sup>・Cであれば、当該相関演算の結果を得ることができる。

【0038】本発明よりなる回路構成を用いることにより、従来に比べ回路規模を縮小してかつ高速な演算が可 能で消費電力も少ない相関演算回路を実現することがで きた。

【0039】以上説明したように、多入力端子の各々に対応した容量手段の一方を共通接続し、センスアンプへ入力する回路ブロックでは、上記多入力端子に接続した容量のうち、最小の容量をCとしたとき、上記容量手段の合計はほぼCの奇数倍となっている。しかも、その奇数倍のうち、重み付けを有する入力端子に接続される容量はそれぞれ最小容量値Cを並列に接続したものであるので、最小容量値Cの奇数倍の値が正確となり、精度の高い相関演算の結果を得ることができる。

【0040】 [第5の実施例] 本発明の第5実施例を図12に示している。第5実施例は、本発明の半導体装置を従来回路技術と融合し、動き検出チップを実現したものである。同図において、3001、3002は各々基準データ、参照データが格納されているメモリ部、3003は相関演算部、3004はチップ全体を制御するコントロール部、3005は相関結果の加算演算部、3006は3005の加算結果の最小値を格納しているレジスタ部、3007は比較器および最小値のアドレス格納50を行う部分、3008は出力バッファおよび出力結果格

納部である。端子3009には基準データ列が入力さ れ、一方、基準データ列と比較すべき参照データ列が端 子3010から入力される。

【0041】メモリ部3001、3002は、SRAM からなり通常のCMOS回路で構成される。相関演算部 3003に送られたデータは、本発明の相関器により構 成されるため、並列処理であり、極めて高速化が達成さ れるばかりでなく、少ない素子数で構成でき、またチッ プサイズが小さくなり、低コスト化を実現することがで きるものである。相関演算結果は3005の加算演算部 で相関演算のスコア(評価)を行ない、上記相関演算以 前までの最大相関結果(加算値が最小となる)が格納さ れているレジスタ部3006との比較を出力バッファお よび出力結果格納部3008で行なう。仮に、今回の演 算結果が前日までの最小値よりもさらに小さい場合は、 その結果が新たにレジスタ部3006に格納され、前回 までの結果が小さい場合は、その結果が維持される。

【0042】このような動作を行なうことにより、最大 相関結果が常にレジスタ部3006に格納され、すべて のデータ列の演算終了後、その結果が端子3011より 出力される。コントロール部3004、加算演算部30 05、レジスタ部3006、および3007、3008 は、今回通常CMOS回路により構成したが、特に加算 演算部3005などは本発明の回路構成を用いることに より、並列加算を実現でき、高速処理を実現することが できる。以上述べたように、高速性、低コスト性のみな らず、容量をベースに演算を実行するため、消費電流が 少なく、低パワー化が実現でき、8mmVTRカメラ等の 携帯機器等にも好適である。

【0043】 [第6の実施例] 本発明の第6の実施例を 図13に示している。第6の実施例は本発明の半導体装 置を光センサ(固体撮像素子)と融合し、画像データを 読み出す前に高速画像処理を行なうチップ(高速画像処 理装置)を示したものである。図13(A)は全体構成 を示した図、図13 (B) は画素部構成を示した図、図 13 (C) は演算内容を示した図である。

【0044】同図において、4001は受光部、400 2、4005、4007、4008はメモリ部、400 4、4008は相関演算部、4010は演算出力部、4 011、4012は光信号出力端子と4002、400 6に示す出力バスラインとを接続する容量手段、401 3はバイポーラトランジスタ、4014はバイポーラト ランジスタのベース領域に接続された容量手段、401 5はスイッチトランジスタである。画像データセンシン グ部4020に入射した画像データは、4013のバイ ポーラトランジスタのベース領域で光電変換される。

【0045】光電変換された光キャリアに応じた出力が 4013のバイポーラトランジスタのエミッタに読み出 され、容量手段4011、4012を介して出力バスラ

向の画素の加算結果は4007のメモリに読み出され、 一方、横方向の画素の加算結果は4003のメモリに読 み出される。これは画素部の容量4014を介してバイ ポーラのベース電位を上昇させる領域のX方向、Y方向 の加算結果が出力可能となる。

【0046】たとえば、図13 (C) に示す如く、t1 時刻に4016に示す如き画像が、t2時刻に4017 に示す如き画像が入力されたとすると、それぞれY報告 に加算された出力結果は、4018、4019の如くな り、このデータがそれぞれ図13(A)のメモリ400 7、4009に格納される。また、図13 (C) の40 18、4019からわかるように両者のデータは、画像 の動きに対応してシフトしており、4008の相関演算 部でそのシフト量を算出すれば、2次元平面での物体の 動きを非常に簡単な手法により検出できる。

【0047】本発明の相関演算回路は、図13の400 4、4008に設けることができ、素子数が従来回路よ り少なく、特にセンサ画像ピッチに配置することができ る。また、以上の構成は、センサのアナログ信号ベース の演算であったが、メモリ部とバスラインとの間にAD 変換回路を設けることにより、デジタル相関にも対応で きることはいうまでもない。また、本発明のセンサとし て、バイポーラ型を用いたが、MOS型でも又増幅用ト ランジスタを設けずフォトダイオードのみの構成でも有 効であることはいうまでもない。

【0048】更に、本構成は、異なる時刻のデータ列間 の相関演算を行ったが、一方のメモリ部に認識したい複 数のパターンデータのX、Y方向の射影結果を格納して おけば、パターン認識も実現できる。

【0049】以上説明したように、画素入力部と本発明 を融合することにより、

(1) 従来のセンサからシリアルに読み出した後処理す るのではなく、並列にかつ一括読み出したデータを並列 処理するため、高速に動き検出、パターン認識処理が実 現できる。

(2) センサ1チップで、周辺回路を増大させることな く、画像処理が実現できるため、低コストで、以下の高 機能製品を実現できる。即ち、TV画面をユーザー方向 に向ける制御、エアコンの風向きをユーザー方向に向け る制御、8mmVTRカメラの追尾制御、更には、工場で のラベル認識、人物自動認識受け付けロボット、車の車 間距離制御装置などの高機能製品に応用することができ

【0050】以上、画像入力部との融合について説明し たが、画像データだけでなく、音声でも認識の処理に有 効であることはいうまでもない。

【0051】[第7の実施例]本発明の第7の実施例を 図14に示している。第7の実施例は本発明の相関演算 回路部をスプレッドスペクトラム通信 (SS通信) の受 イン電位に応じて押し上げる。以上の動作により、縦方 50 信回路に応用したものである。同図において、1401

は受信アンテナ、1406は信号復調部、1402は信 号増幅部11403は相関演算回路部、1404はAD 変換回路部、1405は判定器である。

【0052】SS通信では信号をPNコードと呼ばれる 多ビットの符号に変換してそのPNコードを送信する。 受信側ではあらかじめ有している同様のPNコードと、 受信した信号とを比較し、最も相関の高い状態を検出し て送られてきた信号を復調している。

【0053】図14において、アンテナ部1401で受 信された信号は、いったん復調部1406で一次復調さ れた後にひとつは相関演算回路ブロック1403Aに、 もう一方は相関演算ブロック1403BにAD変換回路 1402でデジタル信号に変換された後入力される。入 力された信号は、受信側であらかじめ保持しているPN コードと比較され、二つの信号の相関度から、相関演算 回路ブロック1403Aでは同期信号が形成され、その 同期信号で同期をとって、相関演算ブロック1403B で相関スコアを演算する。相関演算ブロック1403日 から出力された相関スコアを元に、判定器1405で信 号が復調される。

【0054】SS通信は信号を多ビットのコードに変換 して送信することから、秘話性が高く、ノイズに対して 強いといった優れた特徴を有しているが、送信する情報 量が増大するため、信号処理の負荷が膨大になるといっ た問題点があったが、本発明よりなる相関演算回路ブロ ック1403A、Bを用いることにより、簡単な回路構 成で同様な処理を高速にこなすことができる。本発明に より、SS通信技術を携帯情報機器の無線通信に応用で きるようになるものである。

【0055】 [第8の実施例] 第8の実施例について、 図16、図17を参照にしつつ説明する。 本実施例は本 発明による3ビット精度アナログ・デジタル変換器(以 下AD変換器と称する。) の模式説明図である。図16 において1601A、1601B、1601Cはそれぞ

> $\{C \times VA - (C/2) \times 5 - (C/4) \times 5\} / (C+C/2+C/4) \cdots (C+C/2+$ 2)

この式から演算回路ブロック1601Bはアナログ信号 電圧VAが3.75V以上の時HIGH LEVELを出力し、2. 5 V以上3.75 V未満の時LOW LEVELを出力することが わかる。その結果を図17のS2に示す。

【0058】同様に演算回路ブロック1301Cの出力 は図17のS1のようになる。

【0059】本実施例により、図17に示したようにア ナログ信号電圧を3ビットのデジタル信号に変換して出 力するAD変換器を、極めて小規模な構成で演算速度も 高速で消費電力も低減して実現することができる。

【0060】本実施例では3ビットのAD変換器につい て説明したが、もちろんこれに限るものではなく、さら に多ビットにおいても容易に拡張できるものである。

れ1入力、2入力、3入力の演算回路ブロック、160 2はインバータである。1603、1604、1605 は前段の多数決演算回路ブロックからの出力信号を入力 する端子、1606、1607、1608は通常の入力 端子に接続された容量をCとするとき、入力端子160 3、1604、1605に対応して接続される容量値C /2、C/4を示す。1609はアナログ信号入力端子で ある。また、1610はセット入力端子で、1611、 1612はそれぞれのセット入力端子に対応して接続さ れる容量値C/4、C/8を示す。又、S1、S2、S3 はデジタル出力信号端子である。本実施例で示す容量 は、上述と同様であり、最小値の容量C/8を基準とし て、その2倍、4倍、8倍の容量を容量C/8を並列接 続して構成する。

【0056】ここで、本実施例において5V電源を用い た場合の例をとって説明する。図16において、まず演 算回路ブロック内のセンスアンプ入力を1601Aは0 V、1601B、1301Cはおよそ2.5Vにリセット する。また信号入力端1603、1604、1605お よびセット入力端子1610の入力キャパシタ2は5V にリセットする。この時、信号入力端子1609はOV である。次にセット入力端子1610をOVにセット し、入力を0 Vから5 Vのアナログ信号電圧まで変化さ せると、演算回路ブロック1601Aにおいてはアナロ グ入力信号がおよそ2.5V以上になると、演算回路ブロ ック1601A内のセンスアンプ入力電圧が論理しきい 値電圧(ここでは2.5 Vを仮定)を越え、HIGH LEVEL が出力される。その結果を図16のS3に示す。

【0057】アナログ入力信号が2.5V以上のとき、入 30 力端子1603はリセット電位の5Vから0Vに変化す る。このとき演算回路ブロック1601B内のセンスア ンプ入力端での電位変化はアナログ入力信号電圧をVA とすると下の式のようになる。

D変換器の例について述べたが、本発明はこの方式に限 るものではなく、たとえば抵抗列に入力した信号と基準 信号とをコンパレータで比較し、その結果をエンコーダ 40 でエンコードする事でAD変換を行う方式のAD変換器 のエンコーダ回路部などに本発明を応用しても、先に説 明したのと同様の効果が得られることはいうまでもな いし

【0062】また、上記では相関演算器、AD変換器を 例にとって説明してきたが、本発明はこれに限るもので はなく、デジタル・アナログ変換回路、加算回路、減算 回路など様々な論理回路に応用しても同様の効果が得ら れることはいうまでもない。

【0063】特に、DA変換器を構成する場合、LSB 【0061】本実施例では容量を用いたフラッシュ型A *50* データが入力される容量をCとしたとき、次の上位ビッ トになるにつれて2C、4C、8Cと倍々にしていけば、2進のデジタルーアナログ変換が実現できる。この場合、共通接続された容量の端子をMOS型ソースフォロワアンプで受ける構成にすればよい。

【0064】これらの構成により、高精度の演算ができるため、不要に大きな容量を設けることなく演算が実行できることにより、低消費電力、高速演算、高精度演算が実現した。

#### [0065]

【発明の効果】以上発明したように、本発明によれば多入力端子にスイッチ手段を介して容量手段が接続され、該各容量手段の一方の端子が共通接続されセンスアンプに入力される半導体装置において、多入力端子に対応した容量手段のうち、最小の容量をCとしたとき、前記各入力端子に接続される前記容量手段のうち少なくとも一つ以上を、容量値Cである容量手段を複数個並列接続することで形成することにより、並列演算処理を行う回路及びシステムを構成する上で、回路規模の縮小、演算速度の向上、演算精度の向上、消費電力の低減といった効果が得られるものである。

## 【図面の簡単な説明】

【図1】本発明による第1実施例の模式説明図である。

【図2】本発明による第1実施例の動作タイミング図である。

- 【図3】本発明による第2実施例の模式説明図である。
- 【図4】本発明による第2実施例の演算結果である。
- 【図5】本発明による第3実施例の模式説明図である。
- 【図6】本発明による第4実施例の模式説明図である。
- 【図7】本発明による第4実施例の模式説明図である。
- 【図8】本発明による第4実施例の模式説明図である。
- 【図9】本発明による第4実施例の模式説明図である。

【図10】本発明による第4実施例の模式説明図である。

14

【図11】本発明による第4実施例の演算結果である。

【図12】本発明による第5実施例の模式説明図である。

【図13】本発明による第6実施例の模式説明図である。

【図14】 本発明による第7実施例の模式説明図である。


0 【図15】従来例の模式説明図である。

【図16】本発明による第8実施例の模式説明図である。

【図17】本発明による第8実施例の演算結果である。 【符号の説明】


- 1 リセットスイッチ
- 2 キャパシタ
- 3 信号転送スイッチ
- 4 第二インバータ
- 5 センスアンプ
- 20 6 インバータ
  - 7 インバータ
  - 8 リセット電源
  - 9 キャパシタ
  - 10 第二リセット電源
  - 1 1 出力端子
  - 12 キャパシタ
  - 201A, B, C 入力端子
  - 602 比較器
  - 3001, 3002 ラインメモリ部
- 30 3003 相関演算部


[図2]





【図4】

IN.	10		4 % % M CO 44 FF	
		IN2		多数決利定結果
MSB	8	MSB	LSB	
0	0	0	0	٦
0	0	0	1	L
0	0	1	0	L
0	0	1	1	L
0	1	0	0	L
0	1	0	1	L
0	1	1	0	L
0	1	1	1	Н
1	٥	0	0	L
1	0	0	1	L
_	0	1	0	Н
1	0	1	1	н
1	1	0	٥	L
1	1	0	1	Н
1	1	1	0	н
1	1	1	1	Н











【図11】

HIGH LEVELが印加される キャパシタの容量値	\$ 4	S 3	S 2	S 1	入力の組み合わせ	
0 C	0	0	0	0	00+00+00+00+00 00+00+00+00+01	
1 C	0	0	0	1		
2 C	0	0	1	0	00+00+00+01+01, 00+00+00+00+10	
3 C	0	0	1	1	:	
4 C	0	1	0	0		
5 C	0	1	0	1	:	
6 C	0	1	1	0	:	
7 C	0	1	1	1	;	
8 C	1	0	0	0		
9 C	1	0	0	1	:	
1 0 C	1	0	1	0		
1 1 C	1	0	1	1	:	
1 2 C	1	1	0	0	:	
1 3 C	. 1	1	0	1	11+11+11+11+01, 11+11+11+10+10	
1 4 C	1	1	1	0	11+11+11+11+10	
1 5 C	1	1	1	1	11+11+11+11	


【図12】




【図13】



【図15】





1403 B

【図17】

アナログ入力信号電圧	S 3	S 2	S 1
0.0≦VA<0.625	0	0	0
0.625≤VA<1.25	0	0	1
1.25≦VA<1.875	0	1	0
1.875≦VA<2.5	0	1	1
2.5≦VA<3.125	1	0	0
3.125≦VA<3.75	1	0	1
3.75≦VA<4.375	1	1	- 0
4.375≦VA<5.0	1	1	1